Организация ЭВМ и систем 5. Функциональная и структурная организация процессора. 5.10. Микроархитектура процессоров 8-го поколения фирмы AMD Основная цель, которая преследовалась при разработке процессора AMD Opteron™ – обеспечение более высокого уровня производительности. Для достижения этой цели в микроархитектуре 8-го поколения обеспечен оптимальный баланс между количеством работы выполняемой за один такт процессора и возможностью наращивания тактовой частоты с развитием технологического процесса. Длина исполняющего конвейера изменилась, по сравнению с предыдущими поколениями процессоров, и составила 12 стадий для целочисленного и 17 стадий для конвейера с плавающей точкой. Целый ряд архитектурных улучшений был направлен на увеличение числа исполняемых инструкций за такт по сравнению с архитектурой предыдущего поколения, например существенно переработан алгоритм предсказания переходов и загрузки конвейеров. Для обеспечения полной поддержки набора команд SSE2 в ядро процессора добавлены новые регистры. Опираясь на новаторские технологии, процессор AMD Opteron™ показывает более высокую производительность в сравнении с процессорами предыдущего поколения на одинаковой тактовой частоте. Микроархитектура процессорного ядра показана на рисунке 1.
Рисунок 1. Кроме процессорного ядра на кристалле процессора также расположены контроллер памяти, кэш первого и второго уровня и контроллер шины HyperTransport™ (рис. 2). Такое решение впервые используется в процессорной индустрии и открывает новые горизонты для построения высокопроизводительных платформ.
Рисунок 2. Для эффективного перенаправления потоков между тремя интерфейсами HyperTransport™, встроенным контроллером памяти и внутренним системным интерфейсом (SRI) используется внутрипроцессорный коммутатор XBAR, показанный на рисунке 3.
Рисунок 3. Интегрированный контроллер памяти В современных микропроцессорных системах ограниченная пропускная способность канала память-процессорное ядро и значительное время доступа к памяти, стали одной из основных причин сдерживающей рост производительности. Новая микроархитектура восьмого поколения кардинально решает эту проблему путем интеграции контроллера памяти непосредственно в процессор. Такое решение, используемое для процессоров семейства x86, позволяет увеличить пропускную способность канала процессор-память и уменьшить задержки доступа. Микроархитектура AMD Opteron™ включает в себя двухканальный контроллер памяти со 128-битной шиной, поддерживающий до восьми модулей памяти DDR. Процессор получил возможность использовать 48-разрядное виртуальное и 40-разрядное физическое адресное пространство. Интеграция контроллера памяти в процессорное ядро позволяет избавиться от узких мест в системе и упрощает конструкцию системной платы. Интегрированный контроллер поддерживает небуферизованные и регистровые модули памяти стандартов PC1600, PC2100 и PC2700 и обеспечивает пиковую пропускную способность канала процессор-память 5,3 Гб/c при использовании памяти стандарта PC2700. В дальнейшем, при распространении на рынке новых технологий памяти, их поддержка будет добавлена в контроллер. Кроме того, с ростом тактовой частоты процессора среднее время доступа к памяти будет уменьшаться, что позволит удовлетворить запросы наиболее требовательных перспективных программных приложений. В многопроцессорных системах эффект от интегрированного контроллера памяти еще значительней. Новая архитектура обладает непревзойденной масштабируемостью и уникальным свойством увеличения полосы пропускания канала процессор-память с ростом числа процессоров. Кэш Внутренний кэш процессора также подвергся переработке и оптимизации. Пропускная способность шины соединяющей кэш первого и второго уровня увеличилась по сравнению с аналогичным блоком Athlon более, чем в два раза. Буфер преобразования адреса (TLB) кэша инструкций первого уровня (L1) был увеличен, а буферы TLB кэша данных и инструкций второго уровня (L2) были расширены в два раза. Блок предсказания переходов был значительно усовершенствован и оптимизирован для больших вычислительных нагрузок, а объем буфера истории предсказаний был увеличен в четыре раза по сравнению с предыдущим поколением архитектуры. Размер кэша первого уровня остался равен 128 Кб (64+64), объем кэша второго уровня был увеличен до 1 Мб. Кроме того, использована эксклюзивная архитектура кэша, исключающая дублирование данных в кэше первого и второго уровня.
|